Cybersecurity and privacy risk assessment of point-of-care systems in healthcare: A use case approach

DDR2 SDRAM

研發商	Samsung JEDEC
類型	SDRAM
發佈日期	2003年 (2003)
前代機種	DDR SDRAM
後繼機種	DDR3 SDRAM

  此條目介紹的是DDR2 SDRAM記憶體。關於第2代行動型DDR記憶體，請見「Mobile DDR § LPDDR2」。

第二代雙倍數據率同步動態隨機存取記憶體（英語：Double-Data-Rate Two Synchronous Dynamic Random Access Memory，一般稱為DDR2 SDRAM），是一種電腦記憶體規格。它屬於SDRAM家族的記憶體產品，提供相較於DDR SDRAM更高的運行效能與更低的電壓，是DDR SDRAM（雙倍數據率同步動態隨機存取記憶體）的後繼者。

JEDEC設立DDR記憶體的速度規範，分為兩個部分：按主記憶體晶片分類和按主記憶體模組分類。

像所有的SDRAM實現方法一樣，DDR2 SDRAM有一個同步介面，在響應控制輸入前會等待一個時鐘訊號，這樣就能和電腦的系統匯流排同步。像之前的DDR，DDR2 I/O 緩衝區在時鐘訊號的上升沿和下降沿都傳輸數據（一種叫做"double pumping"的技術）。DDR和DDR2的關鍵區別是：DDR2主記憶體單元的核心頻率是等效頻率的1/4（而不是1/2）。這需要一個4-bit-deep的預取佇列，在不改變主記憶體單元本身的情況下，DDR2能有效地達到DDR數據傳輸速度的兩倍。

DDR2的等效頻率由於電氣介面的改進（包括on-die termination, prefetch buffers 和 off-chip drivers）而大增。然而，CAS等待時間卻增長。DDR2預讀取是4位元，而DDR預讀取是2位，DDR3預讀取是8位元。DDR SDRAM一般是2到3個匯流排周期的讀取等待時間，而DDR2一般是4到6個匯流排周期的讀取等待時間。

另外，增加的頻寬需要更高的匯流排速度，需要用BGA封裝以維持訊號的完整，相比於先前採用TSSOP封裝技術生產的DDR SDRAM和SDR SDRAM更昂貴且更困難，導致成本上升。

節能得以實現主要是由於生產過程中的製程工藝進步使晶片縮小，可以使用更低的工作電壓（從DDR的2.5V到DDR2的1.8V）。在只需要低傳輸率的應用時，DDR2相比DDR可以用更低的頻率就可以達到所需傳輸率，也可以降低功耗。

根據JEDEC^[1]建議的最高電壓是1.9V，並且建議需要主記憶體穩定使用的環境絕不能超過此值（例如伺服器或其他任務關鍵裝置）。此外，JEDEC規定主記憶體模組必須在受到永久損害前承受2.3V的電壓（雖然它們可能正常工作時並不在此電壓）。

市售的DDR2-SDRAM已能達到DDR2-1200，但必須在高電壓下運作，以維持其穩定性。

2003年第二季，推出兩種頻率的DDR2主記憶體：內部時鐘頻率分別為200MHz（PC2-3200）和266MHZ（PC2-4200）。它們在延遲方面的表現不如DDR主記憶體，使得總訪問時間更長。同時，DDR的時鐘頻率已經可以超過200MHz（400MT/s），DDR2在此時並沒有優勢。更高效能的DDR晶片雖存在，但是JEDEC表示不會將其標準化。

2004年底由於模組可以到達更低的延遲，DDR2相比DDR變得具有競爭力。^[2]

DDR2 DIMMs沒有被設計成與DDR DIMMs向下相容。DDR2 DIMMs的凹口位置與DDR DIMMs不同，用於桌上電腦的主記憶體針腳數DDR2有240針，高於DDR的184針。用於手提電腦的DDR和DDR2皆為200針，但是DDR凹口的位置與DDR2有微小的不同。

高效能的DDR2 DIMMs與低效能的DDR2 DIMMs是相容的但是混用高效能的主記憶體只能以低效能主記憶體的頻率工作。在系統中，更高效能的匯流排與低效能的DDR2主記憶體結合，則最終效能由低效能的主記憶體決定；然而在許多系統中這種效能損失可以通過設置主記憶體計時以致更低的延時來減緩。

低電壓、低功率規格，通常用於手提電腦、路由器、交換機等裝置上。以Acer、ASUS電腦為例，使用南亞科技的模組，少數高階機種使用威剛科技的模組。

• JEDEC standard: DDR2 SDRAM Specification（頁面存檔備份，存於互聯網檔案館） (JESD79-2F, November 2009)
• JEDEC standard: DDR2-1066（頁面存檔備份，存於互聯網檔案館）
• JEDEC Standard No. 21C: 4.20.13 240-Pin PC2-5300/PC2-6400 DDR2 SDRAM Unbuffered DIMM Design Specification (PDF). JEDEC Solid State Technology Association. 2008-10 [2008-12-26]. （原始內容存檔 (PDF)於2019-09-24）. 
• Razak Mohammed Ali. DDR2 SDRAM interfaces for next-gen systems (PDF). Electronic Engineering Times. [2011-04-12]. （原始內容 (PDF)存檔於2007-09-26）. 

• JEDEC website（頁面存檔備份，存於互聯網檔案館）
• Overview of DDR-II technology
• QBM的介紹（英文）

• SDR SDRAM
• DDR SDRAM
• DDR3 SDRAM
• RDRAM
• 雙通道
• FB-DIMM